情報通信機器が高性能化するにしたがい、消費電力の増大が大きな問題になります。一方、LSI回路の低消費電力化には、LSI の電源電圧を下げることが最も効果的です。CMOS回路の動作電力は電圧の自乗に比例するので、電圧を1/3にすれば、単純には消費電力がほぼ1/10 になります。 しかし、しきい値電圧一定で電源電圧を下げると回路遅延が急激に増加します。結果として見込み通りの低エネルギー化の効果が得られるとは限りません。さらに、低電圧の条件下ではCMOS回路の動作が不安定になり、LSIの製造ばらつきやノイズなどに影響され、動作マージン減少、誤動作などの障害が、現状と比較して極めて増大します。

この研究では、上記の低電圧回路における諸問題を解決し、高信頼性を持つ超低電圧回路を実現する研究を行っています。